AG2026世界杯(中国)IOS/安卓官方下载 黄仁勋到底有莫得误读“韬定律”？

发布日期：2026-06-05 22:03    点击次数：143

【 文 不雅察者网心智不雅察所】

一场围绕华为“韬（τ）定律”的争论，速即从半导体圈蔓延到华文互联网。

事情本不复杂。不久前，华为在 IEEE ISCAS 2026 会议上认真发布“Tau Scaling Law（韬定律）”以及中枢时期“Logic Folding（逻辑折叠）”。在华为的界说里，这是一种区别于传统摩尔定律的新式芯片演进旅途：改日芯片性能提高的关节，不再仅仅束缚削弱晶体管，而是压缩芯片里面的“时辰常数τ”，即信号在芯片里面传播所需要的时辰。

随后，NVIDIA CEO黄仁勋在台北电脑展前夜经受采访时评价称，这对华为而言是一个紧要冲破，但对台积电并不组成真实要挟，因为雷同的3D堆叠、羼杂键合和先进封装时期，天下跳跃厂商还是探索了许多年。

视频截图

这段表态很快激发争议。部分不雅点合计，黄仁勋“误读”了华为时期，因为 Logic Folding 并不等同于传统先进封装，它不是浮浅的“芯片堆叠”，而是更深层、更细粒度的芯片里面三维逻辑重构。以致有东谈主合计，黄仁勋是在专诚淡化华为冲破的意念念。

但如果把视角拉回整个半导体产业的发展头绪，会发现，真实的问题并不在于黄仁勋“懂不懂”时期，而在于：后摩尔期间，芯片行业究竟会沿着什么标的不息演进。而在这个问题上，华为、台积电、英特尔、三星，其实正在缓缓走向归并个大标的。

往常几十年，半导体产业最中枢的增长逻辑，是摩尔定律。通过束缚削弱晶体管尺寸，在相通面积上塞入更多晶体管，从90nm、28nm、7nm一齐走到今天的3nm，本色上王人是“几何缩微”。但进入5nm之后，产业还是越来越彰着感受到传统缩放道路的勤劳。一方面，晶体管尺寸正在靠近物理极限，不息削弱会遭逢走电流增多、功耗密度飞腾以及制造复杂度急剧提高级问题；另一方面，更现实的问题是，先进制程成本正在指数级飞腾。如今先进节点的研发干涉还是达到数百亿好意思元量级，而EUV光刻机单台价钱也达到数亿好意思元，整个行业王人在承受越来越高的成本压力。

更关节的是，即使晶体管还能不息削弱，芯片性能提高也初始遭逢另一个瓶颈：互连延迟。

这是平素滥用者很少小心，但半导体行业里面还是洽商多年的问题。今天的大型AI芯片，真实拖慢性能的，许多时候还是不是晶体管本人，而是数据在芯片里面“跑得太远”。跟着晶体管数目暴增，芯片里面连线越来越复杂，导线长度增多后，RC寄见效应也会速即飞腾。所谓RC延迟，本色上是互连电阻与寄生电容共同带来的信号传播迂缓。关于当代高性能芯片而言，互连延迟还是占据全体时序瓶颈中的越来越高比例。

因此，整个行业往常十多年王人在念念考归并个问题：如果不息削弱晶体管越来越勤劳，那么能不成换一种念念路，镌汰数据传播旅途？

这其实等于华为“韬定律”的中枢逻辑。

华为提倡，不再单纯追求晶体管尺寸削弱，而是通过压缩信号传播时辰常数τ来提高全体性能。浮浅相识，等于尽可能让数据“少跑少许路”。这背后真实激刊行业眷注的，并不是“τ定律”这个名字，而是其具体杀青面目——Logic Folding。

往常传统芯片设想，本色上是二维平面结构。逻辑门、电路单位、缓存、SRAM等，王人在硅片名义横向陈设。跟着领域越来越大，芯片里面关节旅途束缚拉长，信号需要在更长距离上传播。而 Logic Folding 试图作念的事情，是把这些原来平铺的逻辑结构进行三维化重构。

不错把它相识为，传统芯片像是一座束缚向外彭胀的平面城市，而 Logic Folding 则试图把城市“立体化”。原来横向传播几十微米的数据旅途，改日可能只需要通过垂直互连平直高下通讯。华为公开的信息泄漏，Logic Folding 使用了羼杂键合（Hybrid Bonding）时期，通过高密度铜-铜互连，将不同层的逻辑结构平直联贯，从而显赫质问互连长度、减少RC寄生延迟，并提高有用晶体管密度与能效。

按照华为露馅的数据，首款继承该架构的“麒麟2026”芯片，晶体管密度可提高约53.5%，达到约238 MTr/mm²，接近早期3nm工艺区间，同期部分高性能中枢能效提高约41%。华为还提倡，到2031年，其设想是杀青“1.4nm级等效密度”。

这里有一个相称进击、但许多报谈容易沾污的主张：所谓“1.4nm级等效密度”，并不料味着中国还是领有真实的1.4nm制造工艺。它更多是通过三维集成、逻辑重构、空间欺诈率提高，杀青接近先进制程的晶体管密度恶果，而不是在传统制程意念念上真实进入1.4nm节点。这两者之间有本色区别。真实的先进工艺，仍然触及EUV光刻、材料体系、晶圆工艺、良率限制等齐全产业链才智。

那么，为什么部分东谈主会合计黄仁勋“误读”了华为时期？

中枢原因在于，黄仁勋把 Logic Folding 与传统3D封装、芯片堆叠放在归并个时期框架里洽商，而不少时期圈东谈主士合计，两者并不是一个层级。

传统先进封装，举例台积电 CoWoS、SoIC，英特尔 Foveros，本色上主若是 die 级堆叠，也等于把多个齐全芯片垂直集成，举例GPU与HBM之间的高带宽互连。而华为强调的 Logic Folding，则更像是逻辑单位级别的细粒度三维重构。它不是“芯片和芯片之间”的联贯，而是试图深刻到芯片里面逻辑结构本人。

从这个角度看，两边如实存在各别。华为以致特出强调“Folding不是Stacking”，试图与传统先进封装作念差异。

但问题在于，这是否意味着黄仁勋真的“看错”了？

谜底就怕并不是。

因为如果从天下半导体时期演进道路来看，华为的标的其实并非寂寞存在，而是整个行业往常十多年共同鼓舞的一条大趋势。

如果进一步细究，会发现TSMC、Intel、Samsung、Imec等企业或机构，现实上还是围绕“后摩尔期间怎么不息提高密度和性能”成立了一整套系统性的3D时期道路。只不外，这些道路散播在不同层级：有的是die/chiplet级堆叠，有的是晶体管级垂直化，还有一些则试图平直在单块硅片里面构建真实的三维逻辑结构。

而华为的 Logic Folding，本色上正处于这些时期旅途的交叉地带。

最早熟习的是die/chiplet级3D集成，也等至今天市集还是庸碌营业化的先进封装道路。

Intel 的 Foveros 和 TSMC 的 SoIC，是面前最具代表性的两条道路。

以 Intel Foveros 为例，AG国际APP登录它领先的念念路其实相称平直：既然单块芯片越来越难制造，那么就把不同功能拆成多个 tile，再通过三维堆叠再行组合。Meteor Lake 还是继承了这一念念路，把 compute tile、GPU tile、SoC tile 中分离后再整合。真实进击的变化，则发生在 Foveros Direct 阶段。Intel 初始从传统微凸点（micro-bump）缓缓转向 Cu-Cu Hybrid Bonding，也等于铜-铜羼杂键合。这么作念的意念念相称大，因为传统 bump 间距时常在几十微米量级，而 hybrid bonding 还是进入10μm以下范围，互连密度出现数目级提高。

这意味着芯片之间的联贯，初始越来越接近“片上互连”的恶果。往常die之间通讯像“跨城高速”，当今缓缓变成“同城区谈路”。数据搬运距离、功耗、延迟王人会彰着下落。Intel 后续的 Clearwater Forest Xeon，则进一步把 Foveros、RibbonFET、PowerVia（后头供电）组合在整个，本色上还是不再是单纯封装，而是架构、供电、晶体管和3D互连的全体协同。

TSMC 的 SoIC 道路，则是另一种更熟习的工业化有设想。

SoIC 的中枢相通是 Hybrid Bonding，但它比 Intel 更强调分娩熟习度与生态兼容性。往常几年，SoIC 的 bonding pitch 还是从约9μm缓缓鼓舞到6μm，并筹划不息向更小间距演进。它支捏 face-to-face 的 logic-on-logic 堆叠，也支捏 memory-on-logic 结构。AMD 的 3D V-Cache，本色上等于 SoIC 的经典案例：通过把 SRAM 平直堆叠在 CPU 之上，大幅增多缓存容量，同期尽量质问延迟与功耗。

为什么 SoIC 在行业里意念念浩荡？因为它第一次让“3D scaling”真实进入量产主流。往常摩尔定律期间，性能提高主要依赖 transistor scaling；当今，TSMC 还是明确把 CoWoS + SoIC 视为改日几年最中枢的 scaling 器用之一。某种意念念上，先进封装还是从“扶植时期”升级为“主工艺道路”。

也正因为如斯，黄仁勋才会合计华为的标的，与台积电始终道路存在高度一语气性。

不外，Logic Folding 与 SoIC、Foveros 又如实存在进击区别。

Foveros、SoIC，本色上仍然主要属于 die/chiplet 级别的3D集成。它们惩处的是“芯片与芯片之间”的联贯问题。而华为强调的，则是进一步向芯片里面鼓舞，把3D重构深刻到尺度单位、逻辑门以致关节旅途层面。

这时候，就必须谈到另一条更接近华为的时期道路：Monolithic 3D。

Monolithic 3D，也叫单片3D集成，它与传统堆叠最大的不同，在于它不是把还是制造完成的die再堆起来，而是平直在归并块硅片上律例制造多层活跃器件。

浮浅说，传统3D封装像“楼房拼装”，而 Monolithic 3D 更像“原地盖楼”。

它最大的上风，是不错杀青极高密度的垂直互连。由于上基层器件平直在归并晶圆里面变成，互连距离远小于 TSV 或 micro-bump，延迟和功耗表面上王人会进一步下落。

这一标的其实还是研究许多年。Imec、Stanford、MIT、Samsung 等机构王人有大王人原型研究。举例 SkyWater 与 Stanford/MIT 妥洽的标的，尝试把碳纳米管 FET 与 RRAM 平直堆叠在 CMOS 之上，用于 AI 推理架构研究。一些实验散伙泄漏，在特定场景下，这类架构具备显赫提高能效与浑沌量的后劲。

Intel 也始终把 Monolithic 3D 视为改日 sub-2nm 期间的进击标的之一。因为不息削弱晶体管的旯旮收益越来越低，唯有进一步镌汰互连距离，才能不息提高系统着力。

但 Monolithic 3D 到今天仍未真廉正领域商用，原因也很现实。

最浩劫点是热。

由于表层晶体管必须在还是存在的底层器件上不息制造，工艺温度受到严格收尾。高温会挫伤基层结构，因此许多传统高性能工艺无法平直使用。此外，多层活跃器件重迭后，散热与应力看管也会变得极其复杂。

从某种经过上说，华为的 Logic Folding，更像是“设想驱动的细粒度3D化”。它莫得填塞进入真实意念念上的 sequential transistor fabrication（律例式晶体管制造，是接下来要说的CFET的一种3D堆叠制造有设想，不同于单片式），而是欺诈先进封装与高密度互连，在设想层面杀青雷同恶果。

也等于说，华为并莫得澈底跳出洋际主流时期体系，而是在现存工艺受限条目下，把“细粒度3D化”鼓舞得更激进。

再往下一层，则是今天天下半导体公司王人在押注的CFET。

如果说 SoIC、Foveros 照旧“芯片级立体化”，Monolithic 3D 是“晶圆级立体化”，那么 CFET 还是进入“晶体管级立体化”。

它的中枢念念想，是把原来横向陈设的 NMOS 与 PMOS 晶体管，改成高下堆叠。

传统 CMOS 结构里，nFET 与 pFET 是并列摈弃的；而 CFET 则把它们垂直叠在归并个 footprint 内，从而显赫提高密度，并减少局部互连长度。

这一标的，被许多业内东谈主士视为 GAA（Gate-All-Around）之后真实意念念上的下一代晶体管架构。

小九体育世界杯中国官网首页

TSMC 已展示过基于CFET结构的测试电路与SRAM讨论原型，Samsung 与 IBM 也提倡了 Monolithic Stacked FET 等结构，用于缓解高宽比与制造复杂度问题。Intel 现时的 RibbonFET，则被视为改日向CFET演进的进击基础。

值得小心的是，CFET 与华为 Logic Folding 之间，其实并不是竞争相干，而是可能互补。

因为 Logic Folding 更偏向逻辑结构与旅途重构，而 CFET 则属于更底层的晶体管杀青面目。改日表面上填塞可能出现“CFET + Logic Folding”连合的体系。

从整个产业视角看，今天天下头部半导体公司的时期道路，其实还是越来越明晰。

TSMC 的上风在于“全体系跳跃”：先进制程、先进封装、羼杂键合、CFET 原型同期鼓舞，况兼 SoIC 还是变成熟习营业生态。Intel 则试图通过 Foveros + RibbonFET + PowerVia 成立新的系统级闭环，在数据中心市集再行争夺主动权。Samsung、Imec 等则在更激进的前沿结构上捏续干涉。

而统统这些道路，背后王人指向归并个趋势：改日芯片行业不再仅仅二维制程缩放，而是晶体管、互连、封装、架构、EDA、系统协同共同组成的“3D系统工程”。

Hybrid Bonding 之是以被反复说起，也正因为它还是成为这个期间最关节的底层使能时期之一。

因此，黄仁勋所谓“行业早就在作念雷同标的”，绝非一句浮光掠影的辞令，其实有明确时期布景复古。

华为真实非凡的所在，在于它是在受收尾程条目下，把这些原来主要做事于先进制程的3D念念路，“内化”进了自身架构体系。换句话说，TSMC、Intel 更多是在“先进制程基础上不息向3D延迟”；而华为则是在“制程受限情况下，用3D化弥补制程差距”。

这亦然为什么，Logic Folding会显得异常激进。

因为它不仅是封装时期，更像是一种“压力环境下的系统优化道路”。

但与此同期，它也依然需要靠近整个行业共同靠近的问题：良率、散热、EDA复杂度、应力看管、成本，以及真廉正领域量产后的褂讪性。

是以，以今天的视角看，更合理的说法应该是：

华为莫得填塞创造一条全新范式，但在天下还是变成的后摩尔时期波澜中，把“细粒度3D重构”鼓舞到了一个更具政策意味的位置。

改日真实的竞争AG2026世界杯(中国)IOS/安卓官方下载，也很可能不是哪一种道路澈底取代另一种，多条3D旅途将会始终并存、相互交融。